[3기 전주 전환규] Place & Route Part.2

안녕하세요. 전주멤버십 22기 전환규 입니다.

어느덧 화창한 봄 날씨가 되었네요.

지난달에 이어서 Place & Route Part.2를 연재할 생각합니다.

4. Design & Timing Setup

- Netlist In - Verilog To CEL ... [Click]

[그림 8] Create CELL

# Verilog To CEL

[그림 9] Verilog To Cell

a. Library Name : JHK (임의로 설정하시면 됨)

b. Verilog File Name : CBJHK_layout.v

(PAD Netlist File or Memory 사용시에는 공정사의 DRC Tool에 의해 정리된 파일)

c. Output Cell Name : CBJHK_PAD 

(PAD Netlist File의 Top Module Name 으로 적어 주는게 좋다. 생성할 Cell Name 이다.)

d. Top Module Name : Pad Netlist File의 Top Module Name

e. Tech File Name : std150e_prim_6m.techgen.tf (Astro Library/TECH 폴더 안에 있다.)

f. Reference Library [Click]

# Reference Library

[그림 10] Reference Library

a. Browse... [Click]

b. Library Add

1) Standard Cell Library (공정사에서 제공하는 Library - 회사마다 다름)

std150e_60poi_io_6lm_071011 [Add]

std150e_60poi_power_6lm_070420 [Add]

std150e_prim_050504 [Add]

2) Macro Library

spsram_hd_256x32m4 [Add]

- Macro Cell Library는 Create Memory Library 단계에서 생성한 Library 이다.

c. Hide [Click]

d. Global Net Options [Click]

# Global Net Options

[그림 11] Global Net Options

a. Net Name : VDD

b. Port pattern : VDD.*

c. Apply [Click]

d. Net Name : VSS

e. Port Pattern : VSS.*

f. Apply [Click]

g. Hide [Click]

h. Verilog To Cell Window OK [Click]

# Library - Show Refs ... [Click]

[그림 12] Show Ref Libraries

a. Library Name : KD

(자신이 생성한 Library Name)

b. OK [Click]

# Open Library & Cell

[그림 13] Open Library & Cell

a. Library - Open ... [Click]

b. Library Name : KD

(자신이 생성한 Library Name)

c. OK [Click]

d. Cell - Open ... [Click]

e. Cell Name : CBJHK_PAD

(Verilog To Cell 에서 작성한 Output Cell Name)

f. OK [Click]

[그림 14] Open Cell

# Mark Module Instances Preserved

[그림 15] Hierarchy Preservation

a. Cell - Mark Module Instances Preserved ... [Click]

b. Flattened Cell Name (.EXP .CEL) : CBJHK_PAD

(Verilog To Cell에서 작성한 Output Cell Name)

c. OK [Click]

  이번 과정을 통해 Design & Timing Setup 과정 중 Design Setup 과정을 마쳤습니다. 이후에 Load SDC 를 통해 sdc 파일을 읽어 Timing Setup 과정을 할 것입니다. Floorplanning 과정을 통해서 전체적인 칩의 사이즈를 결정할 것이며 칩의 모양을 간단하게 살펴 볼 수 있습니다. 

  이상 마치겠습니다. 다음달에는 좀 더 알찬 내용으로 돌아오겠습니다.